培训时间：2017年7月5日-7日 9:30-17:00
培训地点：上海市杨浦区大连路970号9号楼301（根据教室使用和学员报名情况而定）
培训讲师：李扬
课程描述：
SiP（System in Package）系统级封装技术已经成为当今电子设计中的热门技术。
本课程重点基于Mentor Expedition Enterprise Flow设计仿真平台，介绍了SiP设计与仿真的全流程。特别对键合线（Wire Bonding）、芯片堆叠（Die Stacks）、腔体（Cavity）、倒装焊（Flip Chip及RDL）、埋入式无源器件(Embedded Passive)、参数化射频电路(RF)、多人实时版图协同设计(Xtreme)、3D实时DRC等最新的SiP设计技术及方法做了详细的阐述和讲解。
本课程适合SiP设计用户、封装设计用户、PCB设计的高级用户，所有对SiP技术感兴趣的设计者和课题领导者，以及寻求系统小型化、低功耗、高性能解决方案的科研工作者。
在这次课中可以学到：
当今最热门的SiP技术的发展历程及SiP技术的最新发展方向
键合线（Wire Bonding）设计技术
芯片堆叠（Die Stacks）设计技术
腔体（Cavity）设计技术
倒装焊（Flip Chip及RDL）设计技术
埋入式无源器件(Embedded Passive)设计技术
参数化射频电路(RF)设计技术
原理图协同设计技术
版图实时协同设计(Xtreme)
版图设计中的3D实时DRC
SiP生产制造相关知识
适合的听众：
SiP设计用户、封装设计用户；
PCB设计的高级用户；
对SiP技术感兴趣的设计者和课题领导者
寻求系统小型化、低功耗、高性能解决方案的科研工作者
需要的知识：
PCB设计基础知识；
封装基础知识；
EDA软件的基础应用。
培训费:
￥2000/人/天（包括上机费、教材费、工作午餐），协助安排住宿，费用自理。
报名截止日期：2017年7月3日
联系人：奥肯思公司上海分公司
电话：（021）54591058 ext 89 传真：(021) 64697877
E-mail：eileenpang@acconsys.com
培训地址：上海市闵行区东川路800号电信群楼4号楼203教室
乘坐公交958路在交大东校区站下车即是。
1.报名信息
请核实您和您同事的姓名，我们会以此制作培训证书。
我们会在培训前将培训通知（地址、时间）发到您的手机上。
如果不能及时开出证书和发票，我们将把证书和发票邮寄到该地址。
2.开票信息
为使贵单位能够及时、顺利享受增值税抵扣的优惠政策并及时获得我司开具的增值税发票，请您选择以下发票类型：
我单位为非增值税纳税人或增值税小规模纳税人，请开具增值税普通发票，提供发票抬头及开票内容
我单位为增值税一般纳税人，请开具增值税专用发票。
如选择开具增值税专用发票，须准确填写以下信息并加盖公章或财务章！
| 
